Tra i vari tipi di dispositivi allo stato solido attualmente impiegati nella rivelazione di fotoni a bassa energia, i SiPM hanno guadagnato una crescente diffusione in diversi campi di applicazione. Ciò è essenzialmente dovuto alla loro eccellente capacità di rilevamento di singoli fotoni, alla velocità della risposta temporale, alla bassa tensione di polarizzazione e all’immunità rispetto ai campi magnetici. Le prestazioni richieste dall’applicazione in cui tali sensori sono impiegati determinano l’approccio progettuale dell’elettronica di readout. Alla progettazione mediante tecnologia integrata, che consente il raggiungimento di specifiche ad-hoc, si contrappone la scelta progettuale a componenti discreti facente utilizzo di dispositivi, con prestazioni prestabilite, già presenti sul mercato. Il criterio più idoneo da seguire tra i due è determinato dall’ottimizzazione tra le performance da raggiungere e i tempi e i costi di sviluppo.
Il chip SMART2, SiPM Multichannel Asic for high Resolution Cherenkov Telescopes, è un circuito integrato a 16 canali progettato per la lettura di fotomoltiplicatori al silicio (SiPM) con risoluzione del singolo fotone garantendo al tempo stesso prestazioni ad alta velocità e basso consumo energetico. Ciascun canale analogico elabora il segnale di ingresso condizionandolo opportunamente in modo da essere acquisito da un digitalizzatore veloce esterno al chip. Invece, un convertitore analogico digitale integrato misura il valore medio della corrente prodotta dal SiPM.
La logica di controllo digitale del chip permette lo scambio dei dati con un controller esterno attraverso un’interfaccia seriale. Tramite la programmazione locale di ogni canale è possibile regolare con precisione la tensione di polarizzazione SiPM, invece tutti i canali condividono dei bit di configurazione globali che ne controllano il guadagno e il filtraggio.
Lo SMART2, successivamente alle fasi di produzione e caratterizzazione, è stato utilizzato per la costruzione della camera di un telescopio progettato per l’esperimento CTA (Cherenkov Telescopes Array).
La scheda PETIROC_FEB (PETIROC Front-End Board), progettata per l’utilizzo in molteplici applicazioni che si avvalgono dei SiPM, ospita quattro circuiti integrati commerciali PETIROC per un totale di 128 canali di acquisizione. Ciascuno di essi permette la misura di ampiezza e del tempo di arrivo del segnale di ingresso mediante un ADC e un TDC entrambi integrati nel chip. Un modulo programmabile, ospitato sulla scheda, controlla il punto di lavoro dei SiPM fino ad una tensione operativa di 80 V. Il modulo e i quattro PETIROC sono interfacciati ad un FPGA che, oltre a gestire i dati di configurazione e di uscita su una porta ethernet, consente di realizzare le coincidenze e la logica di trigger avvalendosi della flessibilità offerta dal FPGA stessa.
L’attività di progettazione, condotta successivamente allo SMART2 e parallelamente allo sviluppo di PETIROC_FEB, ha avuto un ulteriore sviluppo con la realizzazione di un nuovo prototipo di canale analogico per il readout di SiPM. Una nuova architettura, sviluppata con una nuova tecnologia, verrà testata nei prossimi mesi per verificare l’efficacia delle soluzioni innovative introdotte.
Relatore: Francesco Licciulli